文章 ID: 000092301 内容类型: 错误讯息 上次审核日期: 2024 年 11 月 23 日

为什么 O-RAN FPGA IP 设计示例在硬件上运行时报告 Rx 帧错误0x00000001?

环境

    英特尔® Quartus® Prime Pro Edition
    接口
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

在硬件上运行 25G 以太网硬 IP 的 O-RAN FPGA IP 设计示例时,将在系统控制台窗口中看到错误:

接收帧错误 0x00000001

当 oran_agilex.tcl 脚本的来源没有任何错误、发出 chkphy_status 命令、正确设置时钟频率并按预期锁定 RX 频率时,会出现此问题。但是,可以看到帧错误。

解决方法

要变通解决此问题,请使用 RS-FEC (528,514) 而不是 Firecode 生成以太网 IP重新编译设计,使用新生成的文件对FPGA编程,并按照用户指南中提到的步骤操作。不应通过这些更改看到 RX 帧错误。

相关产品

本文适用于 1 产品

英特尔® Agilex™ 7 FPGA 和 SoC FPGA I 系列

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。