文章 ID: 000092082 内容类型: 故障排除 上次审核日期: 2023 年 06 月 01 日

为什么时序分析器将负边缘时钟报告为正边缘时钟?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime 专业版软件版本 22.2 及更早版本出现问题,时序分析器向您报告为正边缘时钟,以用于 IO 单元中的寄存器。此问题仅影响设计定向英特尔 Agilex®设备。

    解决方法

    要解决此问题,在 IO 单元中具有反转时钟的任何 FF 上手动禁用寄存器包装。例如:

    set_instance_assignment -name FAST_INPUT_REGISTER - to <to> -实体<性名称>关闭

    set_instance_assignment -name FAST_OUTPUT_ENABLE_REGISTER - to <to> -实体<entity name>关闭

    set_instance_assignment - name FAST_OUTPUT_REGISTER - to <to> -实体<entity name>关闭

    此问题从英特尔® Quartus® Prime Pro Edition 软件版本 22.3 开始修复。

    相关产品

    本文适用于 1 产品

    英特尔® Agilex™ FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。