文章 ID: 000092075 内容类型: 产品信息和文件 上次审核日期: 2023 年 02 月 28 日

为什么AS_CLK、AS_DATA与 nCSO 以及 AS_CLK 之间的偏差容差值在 英特尔 Agilex 7 设备和 英特尔® Stratix® 10 个设备数据表中不可用？

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

AS_CLK、AS_DATA、nCSO 与 AS_CLK 之间的偏差容差值已从 英特尔 Agilex® 7 设备数据表 中删除，英特尔® Stratix® 10 设备数据表。

 

解决方法

要确定允许的偏斜范围，请参阅英特尔 Agilex® 7 FPGA配置用户指南 和 英特尔® Stratix® 10 配置用户指南。

 

 

相关产品

本文适用于 2 产品

英特尔® Agilex™ 7 FPGA 和 SoC FPGA
英特尔® Stratix® 10 FPGA 和 SoC FPGA

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。