文章 ID: 000092062 内容类型: 故障排除 上次审核日期: 2022 年 10 月 18 日

为什么与基本修订相比，部分重配置实施修订的性能会降低？

环境

    英特尔® Quartus® Prime 设计软件
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

与基本修订相比，您可能会看到部分重配置 （PR） 实施版本的性能下降，因为在 PR 实施修订版中，布局和路由是固定在静态区域内的。这将影响 PR 区域布局和布线的灵活性。

解决方法

要减少 PR 实施修订中的性能下降，请按照以下步骤操作：

  1. 确保 外设资源放置在接近相关逻辑的位置。
  2. 最大限度地减少 跨 PR 区域的外围设备之间的信号数量。
  3. 对于其余信号：
    • 添加 足够的管道寄存器。
    • 为跨 PR 区域的互连逻辑制定平面图，使其像通道一样沿 PR 区域边界运行。
  4. 锁定 PR 边界端口线-LUT （后缀 ~IPORT/~OPORT），它位于连接到静态区域的 PR 区域一侧。同时要确保它靠近 PR 区域的边界。

相关产品

本文适用于 4 产品

英特尔® Agilex™ 7 FPGA 和 SoC FPGA
英特尔® Arria® 10 FPGA 和 SoC FPGA
英特尔® Cyclone® 10 FPGA
英特尔® Stratix® 10 FPGA 和 SoC FPGA

1

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。