文章 ID: 000091918 内容类型: 故障排除 上次审核日期: 2023 年 08 月 15 日

为什么在发送 /I2/ 有序集时,1G/2.5G/5G/10G 多速率以太网 PHY 英特尔® Stratix® 10 FPGA IP 不符合 IEEE 802.3 条款 36 中写的 PCS 传输代码组状态图?

环境

    英特尔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

由于 1G/2.5G/5G/10G 多速率以太网 PHY 英特尔® Stratix® 10 FPGA IP 中存在问题,您可能会在 1GbE 模式下看到不正确的运行差异 /I2/ 有序集。

根据 IEEE 802.3 条款 36,/I2/ 在空闲期间的有序集应为 /K28.5-/D16.2+/。

但是,10 FPGA IP 英特尔® Stratix® 1G/2.5G/5G/10G 多速率以太网 PHY 可能会生成 /I2/ 有序集的反转运行视差,即 /K28.5+/D16.2-/。

解决方法

对于英特尔® Quartus® Prime Pro Edition 软件版本 21.2,可提供修补程序来修复此问题。

通过以下链接下载安装 0.45 补丁

从 英特尔® Quartus® Prime 专业版软件版本 22.3 开始,此问题已修复。

相关产品

本文适用于 4 产品

英特尔® Stratix® 10 MX FPGA
英特尔® Stratix® 10 SX SoC FPGA
英特尔® Stratix® 10 TX FPGA
英特尔® Stratix® 10 GX FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。