说明
由于英特尔® Quartus® Prime 专业版软件 22.2 及更早版本出现问题，您在编译英特尔 Agilex 7 FPGA®设计（包括 LVDS SERDES 英特尔® FPGA IP）时可能会看到此内部错误。当 RX 和 TX 模块的数据速率不相同时，便会发生此错误。
解决方法
要解决此问题， 请更改 RX 和 TX 模块的数据速率，以便它们都一样。
从 英特尔® Quartus® Prime Pro Edition 软件版本 22.3 开始修复此问题。