文章 ID: 000091814 内容类型: 故障排除 上次审核日期: 2023 年 06 月 20 日

为什么在英特尔 Agilex® 7 FPGA I 系列 F-tile 设计中使用 400G 光学模块时,我无法启动链路?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    对于设计超过 50G PAM4 的英特尔 Agilex® 7 FPGA F-Tile FGT 收发器,要想在使用 400G 光学模块进行回路时取得成功,您需要将媒体模式设置为 VSR/Optics。

    解决方法

    要解决此问题, 请参阅 以下 .tcl 文件中的 set_media_mode过程

    ttk_helper_fgt_eth.tcl


    要将媒体模式设置为 VSR/Optics,请按照以下步骤操作:

    1. 对于逻辑通道 0 到 15,0xFFFFC[1:0] 返回值表示逻辑通道 0 的物理位置。如果退回值是 2'b00,则表示逻辑通道 0 位于物理通道 0。2'b01 意味着逻辑通道 0 位于物理通道 1,2'b10 意味着物理通道 2,而 2'b11 意味着物理通道 3。此退回值适用于所有 16 个逻辑通道。
    2. 0x1FFFFC[1:0] 退回值表示逻辑通道 1 的物理位置。
      0x2FFFFC[1:0] 退回值表示逻辑通道 2 的物理位置。
      ...
      0x8FFFFC[1:0] 退回值表示逻辑通道 8 的物理位置。
    3. 对于 Ch0 ~ Ch3,请按照以下步骤操作:
      a) Write 0x14a(lane_number)64 以地址0x9003C。
      b) 调查地址0x90040直到位 14 = 0 和位 15 = 1。
      c) 写0x142(lane_number)64 以地址0x9003C。
      d) 调查地址0x90040直到位 14 = 0 和位 15 = 0。

      如果要切换回默认值,请按照以下步骤操作:
      a) Write 0x10a(lane_number)64 以解决0x9003C
      b) 调查地址0x90040直到位 14 = 0 和位 15 = 1。
      c) 写0x102(lane_number)64 以地址0x9003C。
      d) 调查地址0x90040直到位 14 = 0 和位 15 = 0。
    4. 对于 Ch4 ~ Ch7,请按照以下步骤操作:
      a) Write 0x14a(lane_number)64 以地址0x49003C。
      b) 调查地址0x490040直至位 14 = 0 和位 15 = 0。
      c) 写0x142(lane_number)64 以地址0x49003C。
      d) 调查地址0x490040位 14 = 0 和位 15 = 1。

      如果要切换回默认值,请按照以下步骤操作:
      a) Write 0x10a(lane_number)64 以地址0x49003C。
      b) 调查地址0x490040直到位 14 = 0 和位 15 = 1。
      c) 写0x102(lane_number)64 以地址0x49003C。
      d) 调查地址0x490040直至位 14 = 0 和位 15 = 0。

    此问题从英特尔® Quartus® Prime Pro Edition 软件版本 22.3 开始修复。

    相关产品

    本文适用于 3 产品

    英特尔® Agilex™ I 系列 FPGA 开发套件
    英特尔® FPGA Download Cable 驱动程序
    英特尔® Agilex™ FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。