文章 ID: 000091740 内容类型: 错误讯息 上次审核日期: 2023 年 08 月 16 日

为什么在分析和综合阶段,在启用了 AXIS-VVP Full 的情况下的 F-tile SDI II 英特尔® FPGA IP 设计示例中未选择任何开发套件,英特尔® Quartus® Prime Pro 编译会失败?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 接口
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime 专业版软件 22.2 版存在一个问题英特尔® Quartus®在 Prime 专业版编译期间生成 F-tile SDI II 英特尔® FPGA IP 示例设计时出现以下错误消息,并启用了 AXIS-VVP 全未选择任何开发套件:

    • 错误 (20521): IOPLL axi4s_clk_iopll_inst|axi4s_clk_iopll|tennm_pll 的输入引用由非法来源驱动:虚拟引脚。IOPLL refclk 的源必须是另一个 IOPLL 或专用 refclk 输入引脚
    解决方法

    要变通解决此问题,在启用 AXIS-VVP 的 F-tile SDI II 英特尔® FPGA IP设计示例中选择 无开发套件 时,注释行<set_instance_assignment -name VIRTUAL_PIN ON -to clk_3a_gpio_p_2>英特尔® Quartus®设置文件 (QSF) 文件设置中,然后重新编译设计

    此问题计划在 英特尔® Quartus® Prime 专业版软件的未来版本中修复。

    相关产品

    本文适用于 1 产品

    英特尔® Agilex™ FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。