文章 ID: 000091740 内容类型: 错误讯息 上次审核日期: 2022 年 08 月 04 日

当在已启用 AXIS-VVP 的 F-tile SDI II 英特尔® FPGA IP设计示例中未选择开发套件时，英特尔® Quartus® Prime 专业编译为什么在分析和合成阶段失败？

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 接口
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime 专业版软件版本 22.2 出现问题，在启用 AXIS-VVP 的情况下生成 F-tile SDI II 英特尔® FPGA IP示例设计时，英特尔® Quartus® Prime 专业版编译过程中出现以下错误消息：

    • Error （20521）：IOPLL axi4s_clk_iopll_inst|axi4s_clk_iopll|tennm_pll的输入 refclk 由非法来源驱动：虚拟引脚。IOPLL refclk 的源必须是另一个 IOPLL 或专用的 refclk 输入引脚
    解决方法

    为解决此问题，在已启用 AXIS-VVP 的 F-tile SDI II 英特尔® FPGA IP设计示例中选择无开发套件时，评论行在英特尔® Quartus®设置文件 （QSF） 文件设置中clk_3a_gpio_p_2>，然后重新编译设计。此问题计划在英特尔® Quartus® Prime Pro Edition 软件的未来发行版中修复。

    相关产品

    本文适用于 1 产品

    英特尔® Agilex™ 7 FPGA 和 SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。