关键问题
说明
AXI 背压模式下写响应路径的低写入性能是由于以下原因造成的：
启用 AXI 背压时，将无法实现理想的写入吞吐量数字。 在这种模式下，软逻辑读取响应 FIFO 便是实例化的，但是当前难以承受写入响应的突发，导致英特尔® Stratix®10 MX/NX FPGA回压高带宽内存 （HBM2） IP。此背压功能在 HBMC 内部会导致写入命令通道上的背压，这限制了整个系统吞吐量。
解决方法
写入响应的深度英特尔® Stratix®10 MX/NX FPGA高带宽内存 （HBM2） IP FIFO 需要从 16 提高到 32。由于需要 12 个 FIFO 插槽来调整 AXI4 和 HBMC 背压协议，因此可用于缓冲的插槽数量从 4 个增加到 28 个。MLAB 数量不变，但 FIFO 计数器宽度增加了 1 位。
目前计划在未来的英特尔® Quartus® Prime Pro Edition 软件版本中解决此问题。