文章 ID: 000091477 内容类型: 错误讯息 上次审核日期: 2023 年 09 月 12 日

为什么低延迟以太网 10G MAC 英特尔® FPGA IP设计示例编译失败？

环境

  • 英特尔® Quartus® Prime 设计软件
  • 低延迟以太网 10G MAC 英特尔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime 专业版软件 22.1 版本存在问题，使用预设 10GBase-R 示例设计生成的低延迟以太网 10G MAC 英特尔® FPGA IP设计示例无法编译，并显示如下所示的错误消息。

    错误：打开 /alt_em10g32_0_EXAMPLE_DESIGN/LL10G_10GBASER/rtl/address_dec/ip/address_dec/address_dec_merlin_mstr_trans_0.ip 时出错。

    解决方法

    从 英特尔® Quartus® Prime 专业版软件版本 22.3 开始，此问题已修复。

    相关产品

    本文适用于 5 产品

    Arria® V FPGA 和 SoC FPGA
    英特尔® Cyclone® 10 FPGA
    英特尔® Stratix® 10 FPGA 和 SoC FPGA
    Stratix® V FPGA
    英特尔® Arria® 10 FPGA 和 SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。