由于英特尔® Quartus® Prime 专业版软件版本 22.2 及更早出现问题，如果您的设计包含面向 PCI Express* IP 的 R-tile Avalon®流英特尔® FPGA IP，且在执行 IP 参数编辑器专业版中“生成 HDL”时启用了 MSI-X 支持 PF0，则您可能会看到以下错误消息。
错误：intel_rtile_pcie_ast_0：具有值 2 的参数hssi_ctr_u_pcie_top_rnr_pcie_par_p0_inst_rnr_pcie_ip16_inst_pf0_msix_table_offset_reg_pci_msix_bir hssi_ctr_u_pcie_top_rnr_pcie_par_p0_inst_rnr_pcie_ip16_inst_virtual_pf0_msi_enable禁用失败，无法满足常规rnra_rnr_pcie_ip16：：pf0_msix_table_offset_reg_pci_msix_bir_rule
错误：intel_rtile_pcie_ast_0：具有值 2 的参数hssi_ctr_u_pcie_top_rnr_pcie_par_p0_inst_rnr_pcie_ip16_inst_pf0_msix_table_offset_reg_pci_msix_bir hssi_ctr_u_pcie_top_rnr_pcie_par_p0_inst_rnr_pcie_ip16_inst_virtual_pf0_msi_enable禁用失败，无法满足常规rnra_rnr_pcie_ip16：：pf0_msix_table_offset_reg_pci_msix_bir_rule
错误：退出代码 1：2 错误，0 警告，qsys-generate 失败
要解决此问题，请启用 PF0 上的 MSI 和 MSI-X 支持，为您的 IP 配置成功生成 HDL 代码。
此问题从英特尔® Quartus® Prime Pro Edition 软件版本 22.3 开始修复。