文章 ID: 000091371 内容类型: 勘误 上次审核日期: 2023 年 08 月 22 日

为什么在 NRZ F50G 和 PAM4 F100G 使用 F-Tile Serial Lite IV 英特尔® FPGA IP FHT PMA 变体时会出现链接问题?

环境

  • Intel® Quartus® Prime Pro Edition
  • Interfaces
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime 专业版软件版本 22.2 存在问题,在运行设计示例系统控制台 TCL 时,在 NRZ F50G 和 PAM4 F100G 下使用 F-Tile Serial Lite IV 英特尔® FPGA IP FHT PMA 变体时,可能会遇到链接问题。

    解决方法

    要在生成 F-Tile Serial Lite IV 英特尔® FPGA IP设计示例后,在英特尔® Quartus® Prime Pro Edition 软件 22.2 版中解决此问题,请替换 ed_hwtest/system_console/sliv_ftile.tcl 文件中如下所示的车道计算表达式。

    FHT NRZ 48G-58G

    proc wait_for_pcs_ready { } {

    ...

    201 行: 设置 actual_lane $lanes → set actual_lane [expr $lanes >> 1]

    ...

    }

    proc sl4_link_init_int_lpbk {val} {

    ...

    第 1071 行: set real_lanes $lanes → set real_lanes [expr $lanes >> 1]

    ...

    }

    FHT PAM4 96G-116G

    proc wait_for_pcs_ready { } {

    ...

    第 199 行:设置 actual_lane [expr $lanes >> 1] → set actual_lane [expr $lanes >> 2]

    ...

    }

    proc sl4_link_init_int_lpbk {val} {

    ...

    第 1068 行:设置 real_lanes [expr $lanes >> 1] → set real_lanes [expr $lanes >> 2]

    ...

    }

    从 英特尔® Quartus® Prime 专业版软件版本 22.3 开始,此问题已修复。

    相关产品

    本文适用于 1 产品

    Intel Agilex® 7 FPGAs and SoC FPGAs

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。