由于英特尔® Quartus® Prime 专业版软件版本 22.2 存在问题，在运行设计示例系统控制台 TCL 时，在 NRZ F50G 和 PAM4 F100G 下使用 F-Tile Serial Lite IV 英特尔® FPGA IP FHT PMA 变体时，可能会遇到链接问题。
要在生成 F-Tile Serial Lite IV 英特尔® FPGA IP设计示例后，在英特尔® Quartus® Prime Pro Edition 软件 22.2 版中解决此问题，请替换 ed_hwtest/system_console/sliv_ftile.tcl 文件中如下所示的车道计算表达式。
FHT NRZ 48G-58G：
proc wait_for_pcs_ready { } {
...
201 行： 设置 actual_lane $lanes → set actual_lane [expr $lanes >> 1]
...
}
proc sl4_link_init_int_lpbk {val} {
...
第 1071 行： set real_lanes $lanes → set real_lanes [expr $lanes >> 1]
...
}
FHT PAM4 96G-116G：
proc wait_for_pcs_ready { } {
...
第 199 行：设置 actual_lane [expr $lanes >> 1] → set actual_lane [expr $lanes >> 2]
...
}
proc sl4_link_init_int_lpbk {val} {
...
第 1068 行：设置 real_lanes [expr $lanes >> 1] → set real_lanes [expr $lanes >> 2]
...
}
从 英特尔® Quartus® Prime 专业版软件版本 22.3 开始，此问题已修复。