说明
如果您在英特尔 Agilex 7 F 系列 019/023、英特尔 Agilex 7 I 系列 019/023 上使用 Avalon® 流式传输 x16 或Avalon®流 x32 配置模式，则未来的设备将有双用途引脚使用限制，以消除在FPGA进入罕见不可恢复的错误状态时对 FPGA的电源循环的需求。
解决方法
有关Avalon流 x16 或 x32 配置方案的双用途引脚限制，请参阅下表。
| 双用途引脚 | Avalon®流 x16 | Avalon流 x32 | ||
| 不在用户模式中使用 | 在用户模式下使用 | 不在用户模式中使用 | 在用户模式下使用 | |
| AVST_CLK | 设置： 如输入三进制 | 设置：用作常规 I/O 引脚连接：用作输入，并分配所有引脚在引脚分配中。 | 设置： 如输入三进制 | 设置：用作常规 I/O 引脚连接：用作输入，并分配所有引脚在引脚分配中。 |
| AVST_VALID | ||||
| AVST_DATA[15：0] | ||||
| AVST_DATA[31：16] | 无限制;可以是任何设置。 | |||
笔记：
1. 同一组名称中的所有引脚都必须分配到引脚分配中的物理引脚。例如，如果只有 16 针中的 2 针来自AVST_data[15：0] 引脚，则所有 16 个引脚必须分配给物理引脚，其中包括用户设计中未使用的引脚。
2. 在引脚分配中分配的所有引脚都必须处于已知状态，或者下拉或下拉。
3. 此限制不适用于英特尔 Agilex® 7 F 系列 012/014/022/027 和 英特尔 Agilex® 7 I 系列 022/027 设备。
以上信息也可以 英特尔 Agilex® 配置用户指南 中找到。