文章 ID: 000090990 内容类型: 错误讯息 上次审核日期: 2023 年 06 月 01 日

当使用英特尔 Agilex® 7 FPGA P-Tile 时,为什么在 Cadence Xcelium 模拟器中编译面向 PCI Express 测试台的多通道 DMA 英特尔® FPGA IP 时会看到模拟错误?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 接口
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    如 表 34 所述。《适合 PCI Express 的多通道 DMA 英特尔® FPGA IP 的 MCDMA IP P-Tile 支持的模拟器设计示例用户指南》中,如果尝试使用 Cadence Xcelium 进行此 IP 配置的模拟,将不支持 Cadence Xcelium 仿真器,便会看到以下错误:

    $>./xcelium_setup.sh
    ~~~~~
    xmelab:*W,DSEMEL:此 SystemVerilog 设计将根据 IEEE 1800-2009 SystemVerilog 模拟语义进行模拟。使用 -disable_sem2009 选项关闭 SV 2009 仿真语义。
    xmelab:*F,MODULESTS:一个或多个模块上缺少时间级指令。
    xmsim:20.03-s005:(c) 版权所有 1995-2020 Cadence Design Systems, Inc.
    xmsim:*F,NOSNAP:库中不存在“pcie_ed_tb.pcie_ed_tb”快照。

    解决方法

    计划对此 IP 配置的 Cadence Xcelium 模拟器进行支持,以便将来发行英特尔® Quartus® Prime 专业版软件。

    要解决现有 IP 版本的此问题,请 确保 使用受支持的模拟器。

    相关产品

    本文适用于 3 产品

    英特尔® Agilex™ F 系列 FPGA 和 SoC FPGA
    英特尔® Agilex™ F 系列开发套件 DK-DEV-AGF014E2ES
    英特尔® Agilex™ F 系列开发套件 DK-DEV-AGF014EA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。