为什么在使用 TERMINATION 端口属性时，在模拟自定义 Platform Designer 组件时看到不正确的端口值？

由于英特尔® Quartus® Prime 专业版软件 v22.1 的一个问题，当 SystemVerilog HDL 接口输入端口终止时，Platform Designer 生成的 HDL 代码没有声明所分配的终止值。

例如，当应用以下设置时：

add_sv_interface总线mem_ifc
set_parameter_property my_interface_parameter SV_INTERFACE_PARAMETER总线

set_port_property address_in SV_INTERFACE_SIGNAL总线

set_port_property address_in终端真实
set_port_property address_in TERMINATION_VALUE 0xFF

Platform Designer 将生成缺少第一行的不正确的 HDL 代码：

    逻辑 [7：0] address_in;

my_ip my_ip_0 （
.bus （my_ip_0_bus）//接口，宽度 = 1，mem_ifc.总线
);

分配 my_ip_0_bus.address_in = address_in;

分配address_in = 10'b00111111;

有一个补丁可用于修复英特尔® Quartus® Prime 专业版软件 22.1 版的此问题。从下面的相应链接下载并安装 Patch 0.12

下载 Windows 0.12 补丁 （.exe）

下载 Linux 补丁 0.12（.运行）

下载用于补丁 0.12 （.txt） 的自述文件

此问题从英特尔® Quartus® Prime Pro Edition 软件版本 22.2 开始修复。