文章 ID: 000090686 内容类型: 勘误 上次审核日期: 2023 年 01 月 11 日

为什么在启用了 25Gbps 和 Interlaken 旁视模式下配置的 Interlaken（第二代）英特尔® Stratix® 10 个FPGA IP 设计示例失败时序收敛？

环境

  • 英特尔® Quartus® Prime Pro Edition
  • Interlaken（第二代）英特尔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime Pro Edition 软件版本 22.1 及更早版本的 Interlaken（第二代）英特尔® Stratix®10 FPGA IP 设计示例在以 25Gbps 配置和 Interlaken 旁视模式配置时可能会失效时序收敛。

    解决方法

    为了解决英特尔® Quartus® 22.1 及更早版本的这一问题，在英特尔® Quartus® Prime Pro 软件中启动 Design Space Explorer II，并执行种子扫描。
    此问题计划在英特尔® Quartus® Prime Pro Edition 软件的未来发行版中修复。

    相关产品

    本文适用于 3 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA
    英特尔® Stratix® 10 GX 信号完整性开发套件
    英特尔® Stratix® 10 TX 信号完整性开发套件

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。