错误： intel_jesd204c_f_0： 执行时出错： quartus_tlg --verbose <local path="">/0001_intel_jesd204c_f_0_gen/simulation/models/jesd204c_f_ed</local>

由于 Windows* 操作系统中 Quartus® Prime Pro Edition 软件 v21.4 存在问题，在生成 F-Tile JESD204C FPGA IP 的示例设计时会出现此错误。此错误是由操作系统支持的文件路径的长度引起的。

有两种解决方案可以解决此问题：

1. 在 Windows* 操作系统设置中，将环境变量（管理员的用户变量）、TEMP 和 TMP 的路径更改为较短的路径，例如

   1. 从：

      TEMP C：\Users\MyUserName\AppData\Local\Temp

      TMP C：\Users\MyUserName\AppData\Local\Temp

      自：

      TEMP C：\Temp

      TMP C：\Temp

2. 更改 Windows* 操作系统设置以支持更长的文件路径。

• 在 Windows 开始 中搜索 regedit 并将其打开。
• 导航 至以下路径： Computer\HKEY_LOCAL_MACHINE\SYSTEM\CurrentControlSet\Control\FileSystem
• 找到 LongPathsEnabled 并双击它。
• 将“值数据”从 0 更改为 1，单击“确定”。
• 重新启动电脑并生成示例设计。