文章 ID: 000090535 内容类型: 勘误 上次审核日期: 2022 年 04 月 29 日

当校准持续进行时,为什么我会看到 英特尔® Stratix® 10 FPGA QDRII+ IP 出现读取数据损坏?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 外部内存接口英特尔® Stratix® 10 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    当使用 英特尔® Stratix® 10 FPGA QDRII+ 知识产权 (IP) 进行校准的 DQS en 设置存在巨大差异时,您可以观察读取数据损坏情况。

    解决方法


    您可以下载英特尔® Quartus® Prime 软件 v21.2 版的补丁来修复此问题。请联系英特尔支持人员获取其他英特尔 Quartus Prime 软件版本补丁。

    相关产品

    本文适用于 1 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。