文章 ID: 000090448 内容类型: 故障排除 上次审核日期: 2024 年 05 月 14 日

为什么在 MSI-X 表和挂起位阵列 (PBA) 偏移中,为 PCI Express* 的 L-tile 和 H-tile Avalon®内存映射英特尔® FPGA IP在硬件上观察到的 IP 参数值和偏移值不匹配?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 适用于 PCI Express* 的 Avalon-MM 英特尔® Stratix® 10 硬核 IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus® Prime Pro Edition 软件 21.4 或更早版本存在问题,IP 参数编辑器中设置的 MSI-X 表偏移和挂起位数组 (PBA) 偏移参数无法反映硬件中的实际矢量表偏移量。

    例如,在 IP 参数编辑器中设置的0x003FFC00表偏移量将报告为在硬件中0x01FFE000,而在 IP 参数编辑器中设置为0x03FFE00的 PBA 偏移量将报告为硬件上的0x1FFF000。

    解决方法

    若要解决此问题,请根据以下准则在 IP 参数编辑器中设置 MSI-X IP 参数

    • IP 参数编辑器中的表偏移量字段设置所需表格偏移量的一部分 [31:3]
    • IP 参数编辑器中的表格条形指示器字段设置表格偏移量较低的三位 [2:0]
    • IP 参数编辑器中的 Pending Bit Array (PBA) 字段设置硬件中 PBA 偏移的位 [31:3]。
    • IP 参数编辑器中的 PBA BAR 指示器设置硬件中 PBA 偏移量较低的三位 [2:0]。

    例如,如果要0x003F_FC00表偏移量,请将表偏移量参数设置为0x0007_FF80(表偏移量 [31:3]),将表条形指标参数设置为0x0(表偏移量 [2:0])。

    该问题将在未来的 Quartus® Prime 专业版软件版本中修复。

    相关产品

    本文适用于 1 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。