尝试编译未在 英特尔® Quartus® Prime Standard Edition 软件中定义的块名称的 Verilog HDL 生成块时,您可能会看到此错误消息。
英特尔® Quartus® Prime Pro Edition 软件没有此要求。
为避免在英特尔® Quartus® Prime Standard Edition 软件中出现此错误,请命名 英特尔® Quartus® Prime Standard Edition 软件中生成语句中使用的所有块
例如:
RTL 代码:
根瓦尔一世;
生成
对于 (i = 0; i < N; i = i + 1) 开始 : <block_name>
...
结束
端生成