文章 ID: 000090171 内容类型: 错误讯息 上次审核日期: 2023 年 02 月 24 日

使用 Cadence Xcelium* 模拟器的 PCI Express* 设计示例测试台的英特尔 Agilex® 7 FPGA R-Tile Avalon®流传输英特尔® FPGA IP,为什么会出现模拟错误?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 面向 PCI Express* 的 Avalon-Streaming 硬核 IP 应用程序实例
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime Pro Edition 软件 21.4 版及更早版本出现问题,您可能会遇到以下错误:

    xmelab:*F,MODULESTS:一个或多个模块上缺少时间级指令。
    xmsim:20.03-s005:(c) 版权所有 1995-2020 Cadence Design Systems, Inc.
    xmsim:*F,NOSNAP:库中不存在“pcie_ed_tb.pcie_ed_tb”快照。

     

     

    解决方法

    此问题已在英特尔® Quartus® Prime Pro Edition 软件版本 22.3 中解决。
    注:Xcelium 模拟器支持仅在其订购部件号 (OPN) 中包含后缀 R2 或 R3 的设备提供。

    相关产品

    本文适用于 1 产品

    英特尔® Agilex™ FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。