说明
由于英特尔® Quartus® Prime 专业版软件版本 22.1 出现问题，在运行基于 VHDL 的设计示例（适用于并行接口® 英特尔 Agilex FPGA IP）时，Questa*-英特尔® FPGA版软件版本 2022.1 可能会看到上述编译错误。这是因为带有 PRBS 生成器的 PHYLITE IP 测试器，并在使用端口“channel_strobe_out_in”的设计示例中包含检查，该端口不再用于 PHY Lite 用于并行接口英特尔 Agilex® FPGA IP。
解决方法
要解决此问题，请将 msim_setup.tcl 中的 127 行替换为以下命令以抑制错误：
设置USER_DEFINED_ELAB_OPTIONS“-抑制 1130， 14408， 16154”
从 英特尔® Quartus® Prime Pro Edition Software v22.2 开始修复此问题。