文章 ID: 000089367 内容类型: Product Information & Documentation 上次审核日期: 2023 年 02 月 13 日

我是否可以在上电和断电排序期间驱动英特尔® Arria® 10 个设备收发器引脚?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

不能,即使信号低于 1.1 Vp-p,您在上电和断电排序期间也无法驱动英特尔® Arria® 10 个设备收发器引脚。

 

在上电或断电排序期间,您只能驱动具有 0V 或三状态的 英特尔 Arria 10 设备收发器引脚。

 

 

解决方法

表 126。引脚容差 - 自 2022.01.21 版开始更新英特尔® Arria® 10 内核架构和通用 I/O 手册 的上电/断电。

相关产品

本文适用于 1 产品

英特尔® Arria® 10 FPGA 和 SoC FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。