说明
由于英特尔® Quartus® Prime 专业版软件版本 21.4 及更早版本出现问题，英特尔 Agilex® FPGA I/O 锁相环 （PLL） 在重新配置后可能会在硬件上以优异性能运行。
当重新配置时，可能会出现此问题。MIF 是使用 Platform Designer 生成的。带宽控制、电荷泵和纹波装置的设置配置为英特尔® Stratix® 10 开发，而不是针对 英特尔 Agilex® 7 设备。
此问题同时影响 I/O 组和结构馈送 PLL，但不会影响其他设备产品家族。
解决方法
要解决这一问题，根据《英特尔 Agilex®时钟和 PLL 用户指南》 手动设置带宽控制、电荷泵和纹波封装设置。
此问题计划在英特尔® Quartus® Prime Pro Edition 软件的未来发行版中修复。