文章 ID: 000089161 内容类型: 故障排除 上次审核日期: 2023 年 01 月 07 日

为什么 P-Tile Avalon®流英特尔® FPGA IP在启用了多个物理功能或 SR-IOV 时,会配置寄存器访问返回意外的结果?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime Pro Edition 软件版本 21.3 和 21.4 出现问题,当选择以下硬核 IP 模式时,您可能会看到面向 PCI Express VirtIO 配置空间寄存器的配置写入或读取 P-Tile Avalon®流英特尔® FPGA IP返回意想不到的结果:

    • Gen4x16,接口 - 512 位(PLD 时钟频率:175/200/225/250 MHz)
    • Gen4x8,接口 - 512 位(PLD 时钟频率:175/200/225/250 MHz)
    • Gen4x8,接口 - 256 位(PLD 时钟频率:175/200/225/250 MHz)
    解决方法

    这个问题从英特尔® Quartus® Prime Pro Edition 软件版本 22.1 开始修复。

    相关产品

    本文适用于 1 产品

    英特尔® Stratix® 10 DX FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。