文章 ID: 000089153 内容类型: 勘误上次审核日期: 2022 年 01 月 13 日

为什么支持 IEEE 1588 和 RS-FEC 的 25G 以太网英特尔® Stratix® 10 FPGA IP 有时无法达到 +/-5 ns 的时间戳准确性？

环境

错误 ID: 15010098636

Quartus 版本

英特尔® Quartus® Prime Pro Edition

已找到版本: 21.3 已修复版本: 21.4

FPGA 知识产权

25G 以太网英特尔® FPGA IP

已找到版本: 19.4.2 已修复版本: 19.4.3

BUILT IN - ARTICLE INTRO SECOND COMPONENT

说明

由于英特尔® Quartus® Prime 专业版软件 v21.3 及更早版本出现问题，您可能会看到 RX 时间戳被 4 个时钟周期换下，数据包的 SOP 在 RS-FEC 校准标记附近显示。

因此，生成的时间戳将产生大约 10 ns 的准确性错误。

当 25G 以太网英特尔® Stratix® 10 FPGA知识产权（IP）中启用 IEEE 1588 和 RS-FEC 时，便会出现此问题。

解决方法

英特尔® Quartus® Prime 专业版软件 v21.3 及更早版本中没有解决此问题的解决方法。

此问题从英特尔® Quartus® Prime Pro Edition Software v21.4 开始修复。