文章 ID: 000088933 内容类型: 故障排除 上次审核日期: 2023 年 01 月 18 日

为什么我的 F-Tile PMA/FEC Direct PHY 英特尔® FPGA IP设计包含 FGT 或 FHT 收发器,显示与软重置控制器 (SRC) 相关的时序故障?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime Pro Edition 软件 v21.4 存在问题,包含 FGT 或 FHT 收发器的 F-tile PMA/FEC Direct PHY 英特尔® FPGA IP设计可能错误地显示与软重置控制器 (SRC) 相关的时序故障。
    这些时序故障的特性是启动或闩锁时钟将被列为 src_divided_osc_clk。 其他时钟(闩锁时钟或启动时钟)将是一个不同的时钟。
    您可能看到报告的松弛是一个非常大的负数,在 -90 ns 的顺序。

    这些时序故障的示例如下:

    时序故障示例 1
    从节点:IP_INST[0].hw_ip_top|dut|eth_f_0|sip_inst|sip_freeze_tx_src_reg[0]
    至节点:eth_f_hw__tiles|z1577a_x0_y0_n0__reset_controller|x_f_tile_soft_reset_ctlr_sip_v1|x_ftile_reset|rst_ctrl_sync|sip_freeze_tx_SRC_sequence_inst[18]|din_s1
    启动时钟:reconfig_clk
    闩锁时钟:src_divided_osc_clk

    延迟模型:2_slow_vid2_100c 设置:-1.474 保留:0.027
    延迟模型:2_slow_vid2b_100c 设置:-1.574 抓握:0.167
    延迟模型:MIN_fast_vid2a_0c设置:-1.193 保留:0.216
    延迟模型:MIN_fast_vid2a_100c设置:-1.304 保留:0.186
    延迟模型:MIN_fast_vid2_100c设置:-1.244 保留:0.093


    时序故障示例 2
    从节点:eth_f_hw__tiles|z1577a_x0_y0_n0__reset_controller|x_f_tile_soft_reset_ctlr_sip_v1|x_ftile_reset|rst_ctrl|dp_sip_rx_aib_control_select[19]
    到节点:eth_f_hw__tiles|z1577a_x0_y0_n0|hdpldadapt_rx_chnl_19~pld_rx_clk1_dcm.reg
    启动时钟:src_divided_osc_clk
    闩锁时钟:IP_INST[0].hw_ip_top|clkdiv2_pll_inst|altera_iopll_0_outclk0
     
    延迟模型:2_slow_vid2_100c恢复:-90.597 删除:0.244
    延迟模型:2_slow_vid2b_100c恢复:-90.756 删除:0.446
    延迟模型:MIN_fast_vid2a_0c恢复:-90.063 删除:0.535
    延迟模型:MIN_fast_vid2a_100c恢复:-90.241 删除:0.316
    延迟模型:MIN_fast_vid2_100c恢复:-90.057 删除:0.076
     

    解决方法

    这个问题从英特尔® Quartus® Prime Pro Edition 软件 v22.1 开始修复。
    为了解决英特尔® Quartus® Prime Pro Edition Software 21.4 版或更早版本中的这一问题,可以安全忽略与软重置控制器相关的故障路径。
    但是,如果您选择修复这些不正确的时序故障,以便不报告它们,请按照以下步骤操作:

    1. )在英特尔® Quartus® Prime 软件中编译设计后,从 Tools 菜单启动时序分析器。 
    2. ) 在时序分析器创建时序网络列表后, 生成 各种时序报告,包括设置时序报告和恢复时序报告。

      在这种情况下,即使错误路径不受限制,时序分析器也不会报告任何时序错误。
       

    3. 查看 跨时钟域的报告,以查看不受限制的时序路径。
       

      这显示了无约束的时序路径,如 异步(时间不安全). 即使时序分析器不报告这些路径的时序错误,它们也应受限,因此不包含在时序分析中。

       

    4. 要设置这些路径的限制,选择其中之一, 右键单击 鼠标,并 选择 报告时序。如图所示,报告的默认选项足够了。
       

    5. 单击 确定。 将生成时序报告。

    6. 要限制路径作为错误路径,这意味着它将不再包含在时序分析中, 右击 路径上的任意路径并 选择 Set False Path(节点之间)......。
       

    7. ) 要重新生成时序报告,右键单击“报告”窗口中显示的任何报告,并选择“重新生成已过期”。

      重新生成过期报告后,您将看到摘要报告中不再显示您已受限的时序路径。 这是因为您已限制时序分析器,以不分析该错误路径。

       

    8. )对于您想要受限的所有路径,重复此操作。 完成后,通过从 限制菜单中选择 Write SDC 文件,将您在新的 .sdc 文件中所做的所有更改保存
       

    您可以选择要编写的 .sdc 文件的名称和位置。
    生成的 .sdc 文件将包括 .sdc 文件最初为设计读取的所有限制以及您添加的新限制。
    您可以将该 .sdc 文件添加到英特尔 Quartus Prime 软件项目中,以便将来进行编译。

    此问题计划在英特尔 Quartus Prime Pro Edition 软件的未来发行版中修复。

    相关产品

    本文适用于 2 产品

    英特尔® Agilex™ F 系列 FPGA 和 SoC FPGA
    英特尔® Agilex™ 7 FPGA 和 SoC FPGA I 系列

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。