由于英特尔® Quartus® Prime 专业版软件版本 21.4 出现问题,您可能会在部分重配置 (PR) 编译的 Tile 逻辑生成 (TLG) 阶段看到此错误。在实施 F-Tile 动态重新配置且仅影响设计英特尔 Agilex®的 PR 设计中会出现此问题。
要解决此问题, 跳过 编译中的 TLG 阶段 ,并 直接对 PR 实施流程进行分析和合成。
此问题计划在英特尔® Quartus® Prime Pro Edition 软件的未来发行版中修复。
由于英特尔® Quartus® Prime 专业版软件版本 21.4 出现问题,您可能会在部分重配置 (PR) 编译的 Tile 逻辑生成 (TLG) 阶段看到此错误。在实施 F-Tile 动态重新配置且仅影响设计英特尔 Agilex®的 PR 设计中会出现此问题。
要解决此问题, 跳过 编译中的 TLG 阶段 ,并 直接对 PR 实施流程进行分析和合成。
此问题计划在英特尔® Quartus® Prime Pro Edition 软件的未来发行版中修复。
1
在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。
本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。