文章 ID: 000088803 内容类型: 产品信息和文件上次审核日期: 2023 年 03 月 28 日

为什么 F-Tile 参考和系统 PLL 时钟的out_refclk_fgt和out_system_pll_clk端口在模拟英特尔 Agilex® 7 F-Tile FPGA PHY IP 时英特尔® FPGA IP无法切换？

环境

错误 ID: 14013803340

Quartus 版本

英特尔® Quartus® Prime Pro Edition

已找到版本: 21.1

BUILT IN - ARTICLE INTRO SECOND COMPONENT

说明

F-Tile 参考和系统 PLL 时钟英特尔® FPGA IP的 out_refclk_fgt 和 out_system_pll_clk 端口英特尔® FPGA IP在模拟波形中不切换。但是，英特尔 Agilex® 7 F-Tile FPGA PHY IP 在模拟中仍能正常运行。

解决方法

目前没有解决此问题的计划。