文章 ID: 000088714 内容类型: 错误讯息 上次审核日期: 2023 年 06 月 05 日

为什么英特尔 Agilex® 7 F-Tile SDI II FPGA IP 设计示例无法在支持逻辑生成阶段进行编译?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 接口
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime 专业版软件 v21.4 出现问题,在编译过程中,英特尔 Agilex®的 7 F-Tile SDI II FPGA IP 设计示例将在编译过程中出现故障,并出现以下错误消息:

    Error (21842):无法生成支持逻辑,因为设计中使用的 IP 组件具有冲突设置。

    解决方法

    有一个补丁可用于修复英特尔® Quartus® Prime 专业版软件 21.4 版的此问题。

    从以下链接下载安装 Patch 0.01

    从英特尔® Quartus® Prime Pro Edition 软件版本 22.1 开始修复此问题。

    相关产品

    本文适用于 1 产品

    英特尔® Agilex™ FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。