文章 ID: 000088598 内容类型: 故障排除 上次审核日期: 2022 年 04 月 18 日

为什么 HDMI 英特尔® FPGA IP设计示例的测试台在禁用固定速率链路 （FRL） 模式时，包含错误的源通用控制包 （GCP） 设置？

环境

  • 英特尔® Quartus® Prime Pro Edition
  • HDMI*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime 专业版软件 v21.3 及更早版本出现了问题，HDMI 英特尔® FPGA IP 设计示例的测试台在源通用控制包 （GCP） 中设置错误。此问题在固定速率链接 （FRL） 模式被禁用时会出现。

    解决方法

    为解决当前版本的英特尔® Quartus® Prime 版软件中的这一问题，在文件bitec_hdmi_tb.v 中，将“tx_gcp_data”参数从“{4'b1000，BPP}”修改为“{4'b0001，BPP}”。

    此问题从英特尔® Quartus® Prime Pro Edition 软件版本 22.1 开始修复。

    相关产品

    本文适用于 3 产品

    英特尔® Arria® 10 FPGA 和 SoC FPGA
    英特尔® Cyclone® 10 FPGA
    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。