文章 ID: 000088547 内容类型: 故障排除 上次审核日期: 2021 年 12 月 16 日

Error： Verilog HDL Module Instantiation error at bitec_hdmi_tx_aux_encoder.v（0）：模块"bitec_hdmi_aux_bch"没有名称为"SYMBOL_PER_CLOCK"的参数

环境

    英特尔® Quartus® Prime Pro Edition
    HDMI*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

由于英特尔® Quartus® Prime 专业版软件 v20.4 存在问题，当将 HDMI 英特尔® FPGA IP 2.0 Tx 和 HDMI 英特尔® FPGA IP 2.1 RX 集成到设计中时，您会看到此错误。 这是因为模块bitec_hdmi_aux_bch HDMI 英特尔® FPGA IP 2.0 和 HDMI 英特尔® FPGA IP 2.1 之间具有相同的模块名称，但是参数不同。

解决方法

从 英特尔® Quartus® Prime Pro Edition Software v21.3 开始解决这个问题。

相关产品

本文适用于 2 产品

英特尔® Arria® 10 FPGA 和 SoC FPGA
英特尔® Stratix® 10 FPGA 和 SoC FPGA

1

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。