文章 ID: 000088258 内容类型: 故障排除 上次审核日期: 2023 年 03 月 28 日

为什么 HDMI 英特尔® FPGA IP在 英特尔® Stratix® 10 L 或 H-Tile 收发器设备上使用时会丢失视频锁?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • HDMI*
  • L-Tile H-Tile 收发器原生 PHY 英特尔® Stratix® 10 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    如果您的设备在未传输有效视频时传输有效视频,HDMI 英特尔® FPGA IP英特尔® Quartus® Prime Pro Edition Software v21.3 或更早的英特尔® Stratix® 10 L 或 H-Tile 收发器设备上使用时,可能会暂时丢失视频锁。

    适用于 英特尔® Stratix® 10 L 或 H-Tile 收发器设备的 HDMI 英特尔 FPGA IP在内核架构 HDMI 英特尔 FPGA IP中执行词对齐。英特尔® Stratix® 10 L 或 H-Tile 收发器原生 PHY IP Word 对齐器不适用于 英特尔 Stratix 10 L 或 H-Tile 设备。它配置为词对齐模式0xAAAAA,而0xAAAAA通常不应该在视频流中出现。但是,某些第三方视频源在不发送有效视频流量时可能会传输时钟模式。

    当接收到的信号从时钟模式过渡到验证视频时,英特尔 Stratix 10 L 或 H-Tile 收发器原生 PHY IP Word 对齐er 和内核架构 HDMI 英特尔 FPGA IP Word 对齐器的组合操作可能导致 HDMI 英特尔 FPGA IP中的视频锁暂时获取、丢失和重新采集。

     

     

    解决方法

    为解决此问题,在 Bitslip 模式下配置英特尔® Stratix® L 或 H-Tile 收发器原生 PHY IP Word Word 对齐er,并将rx_bitslip端口连接到“0”,以防止它进行错误词对齐。您需要编辑清除文本代码以添加rx_bitslip端口并将其连接到“0”。

    此问题计划在英特尔® Quartus® Prime Pro Edition 软件的未来版本中修复。

    相关产品

    本文适用于 4 产品

    英特尔® Stratix® 10 GX FPGA
    英特尔® Stratix® 10 MX FPGA
    英特尔® Stratix® 10 SX SoC FPGA
    英特尔® Stratix® 10 TX FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。