文章 ID: 000087889 内容类型: 故障排除 上次审核日期: 2024 年 05 月 16 日

为什么我在 Agilex™ 7 SoC FPGA 设计的专用 HPS IO 上看到意外行为,并且在引脚分配报告中看到错误的引脚位置?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    由于 Quartus® Prime 专业版软件 21.1 版及更高版本存在一个问题,在 Fitter 阶段,专用 HPS 输出引脚可能错误地映射到引脚位置。

    这可能会导致 Platform Designer 中的 HPS IP 参数 GUI 中定义的引脚位置与编译期间生成的 .pinout 文件不匹配以及运行时出现意外行为。

    解决方法

    若要避免或变通解决此问题,请执行下列任一操作:

    • 根据 Platform Designer 中的 HPS IP 参数 GUI,将引脚位置分配添加到 .qsf 文件中的 HPS 输出引脚,或者
    • 使用 Quartus® Prime 专业版软件中 的任务编辑器 强制拟合器将 HPS 输出放置在指定的引脚位置。

    该问题已在 Quartus® Prime Pro Edition 软件版本 22.2 中修复。

    相关产品

    本文适用于 1 产品

    英特尔® Agilex™ FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。