文章 ID: 000087813 内容类型: 故障排除 上次审核日期: 2023 年 03 月 22 日

为什么面向 PCI Express 的 英特尔® FPGA P-Tile Avalon® 流 IP 设计示例针对 英特尔 Agilex® 7 FPGA显示最小脉冲宽度违规？

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 面向 PCI Express* 的 Avalon-Streaming 硬核 IP 应用程序实例
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime 专业版软件 21.2 及更早版本出现问题，在使用面向® 英特尔 Agilex 7 FPGA 的 英特尔® FPGA P-Tile Avalon® 流传输 IP 的设计示例时，您可能会看到最小脉冲宽度违规。

    解决方法

    此问题从英特尔® Quartus® Prime Edition Software 21.3 开始修复。

    相关产品

    本文适用于 1 产品

    英特尔® Agilex™ 7 FPGA 和 SoC FPGA F 系列

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。