说明
由于英特尔® Quartus® Prime 专业版软件版本 21.2 出现问题，当启用 TX FGT 锁相环 （PLL） 分段模式知识产权 （IP） 参数启用® 英特尔 Agilex 7 I 系列FPGAs时，F-Tile PMA/FEC Direct PHY 英特尔® FPGA IP可能会失效逻辑生成。
启用 TX FGT PLL 分数模式 IP 参数时，英特尔® Quartus® Prime 专业版软件使用整数模式参考时钟频率（而无需分数模式参考时钟频率）执行错误验证。
出现此问题时，您可能会看到以下错误消息：
错误（22465）：IP 端口“|directphy_f_0 tx_pll_refclk_link[0]”（148.500000） 的参考时钟频率 MHz） 与系统时钟 IP 端口“|systemclk_f_0|out_refclk_fgt_4”（140.000000 MHz）的参考时钟频率不符。
当整数模式参考时钟频率与分数模式参考时钟频率相同时，便不会看到此问题。
解决方法
解决此问题有以下选项：
选项 1：
- 将您的设计升级到英特尔 Quartus Prime 专业版软件版本 21.3 或更高版本。
- 重新生成 F-Tile PMA/FEC Direct PHY 英特尔® FPGA IP。
选项 2：
- 在英特尔® Quartus® Prime 专业版软件版本 21.2 中， 打开 生成的 .ip 文件英特尔® Quartus® F-Tile PMA/FEC Direct PHY 英特尔® FPGA IP。
- 更改fgt_tx_pll_refclk_freq_mhz（TX FGT PLL 整数模式参考时钟）值，以匹配所需的分数模式频率。 下面显示的示例变更为 140 MHz。
766
767 fgt_tx_pll_refclk_freq_mhz
768 TX FGT PLL 整数模式参考时钟频率
769 140.00000
770
771
772 fgt_tx_pll_refclk_freq_itxt
773 TX FGT PLL 分段模式参考时钟频率
774 140.0
选项 3：
- 临时 更改 F-Tile PMA/FEC Direct PHY 英特尔 FPGA IP数据速率，以便选择您所需的 TX FGT PLL 整数模式参考时钟频率。例如，14，000 Mbps 的数据速率允许在整数模式下使用 140 MHz 的参考时钟频率。
- 将 TX FGT PLL 模式更改为分数。
- 例如 ，将数据速率更改回您所需的数据速率 11，880 Mbps。
- 再次输入您所需的 140 MHz TX FGT PLL 分数模式参考时钟频率。
此流程可确保 F-Tile PMA/FEC Direct PHY 英特尔® FPGA IP生成的 TX FGT PLL 分段和整数模式频率相同。
其他信息：
此问题从英特尔® Quartus® Prime Pro Edition 软件版本 21.4 开始修复。