文章 ID: 000087789 内容类型: 错误讯息 上次审核日期: 2022 年 04 月 18 日

当将 F-Tile 以太网英特尔® FPGA Hard IP与 PTP 变体和 F-Tile PMA Direct PHY 变体组合使用时,我的设计为何无法通过英特尔® Quartus® Prime 专业版软件的“支持逻辑生成”阶段?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    由于英特尔® Quartus® Prime 专业版软件版本 21.2 出现问题,F-Tile 以太网英特尔® FPGA Hard IP与 PTP 变体和 F-Tile PMA Direct PHY 变体的组合将无法通过英特尔® Quartus® Prime Pro 的“支持逻辑生成阶段,并出现以下错误消息:“Error (21842):解算器找不到解决方案”。

    解决方法

    要解决英特尔® Quartus® Prime Pro Edition 软件版本 21.2 中的这一问题,执行以下步骤:

    1. 导航 /合成 目录。
    2. 打开 directphy_f_hip.sv”文件。
    3. 更改 以下行:来自:

    a. localparam local_bb_f_ehip_e400g_ptp0_aib2_div2_clk = bb_f_ehip_e400g_ptp0_aib2_div2_clk;

    b. localparam local_bb_f_ehip_e400g_ptp1_aib2_div2_clk = bb_f_ehip_e400g_ptp1_aib2_div2_clk;

    自:

    a. localparam local_bb_f_ehip_e400g_ptp0_aib2_div2_clk = “__BB_DONT_CARE__”;

    b. localparam local_bb_f_ehip_e400g_ptp1_aib2_div2_clk = “__BB_DONT_CARE__”;  

    从英特尔® Quartus® Prime Pro Edition 软件版本 21.4 开始解决这个问题。

    相关产品

    本文适用于 1 产品

    英特尔® Agilex™ 7 FPGA 和 SoC FPGA I 系列

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。