关键问题
由于英特尔® Quartus® Prime 专业版软件 v21.2 出现问题，当启用 IEEE 1588 PTP 设置并配置 FEC 模式设置时，F-Tile 以太网英特尔® FPGA Hard IP无法正确配置仿真环境。因此，未表明 o_rx_pcs_fully_aligned 信号，并且模拟无法完成 RX 重置序列。
要解决英特尔 Quartus Prime Pro Edition Software v21.2 中的这一问题，请按照以下步骤操作：
- 在仿真脚本中添加以下细化选项：
+定义 + SKIP_SIM_MODEL_LOG2_MRK - 定义 仿真测试台中 F-Tile 以太网英特尔 FPGA Hard IP实例的以下分层路径：
“定义 QUARTUS_TOP_LEVEL_ENTITY_INSTANCE_PATH __tiles.z1577a_a.例如，请参阅以下分层路径： eth_f_hw__tiles.z1577a_x0_y166_n0
B。 位置位于相关生成的文件名 __z1577a_.mif）中，该文件名可在英特尔 Quartus Prime 专业版软件中执行“支持-逻辑生成”步骤后，在您的项目文件夹中找到。
c. 作为替代选择，Chip Planner 可用于查找 F-Tile 以太网英特尔 FPGA Hard IP实例的放置位置。此步骤要求在打开 Chip Planner 之前执行 Fitter 的“放置”步骤。
- 在 模拟测试台中定义 LOG2_MRK 参数值。
a.对于 25G 和 100 G F-Tile 以太网英特尔 FPGA Hard IP配置，在测试台中添加以下参数定义：
defparam 'QUARTUS_TOP_LEVEL_ENTITY_INSTANCE_PATH.z1577a.z1577a_inst.u_e400g_top.u_e400g_lphy。LOG2_MRK = 5;
B。对于 50G、200 G 和 400 G F-Tile 以太网英特尔 FPGA Hard IP配置，在测试台中添加以下参数定义：
defparam 'QUARTUS_TOP_LEVEL_ENTITY_INSTANCE_PATH.z1577a.z1577a_inst.u_e400g_top.u_e400g_lphy。LOG2_MRK = 6;
注 1：
有关如何实施此变通方法的示例，请参阅包含 IEEE 1588 PTP + FEC 仿真设计示例的 F-Tile 以太网英特尔硬 IP。可在以下文件中找到此变通方法中描述的更改：
VCS* 和 VCS MX* 仿真脚本可在以下路径中找到：
/example_testbench/run_vcs.sh
ModelSim* 和 Questa* 模拟脚本可在以下路径中找到：
/example_testbench/run_vsim.do
可在以下路径中找到模拟测试台文件：
/example_testbench/basic_avl_tb_top.sv
可在以下路径中找到生成__z1577a_.mif 文件：
/hardware_test_design/__z1577a_.mif
默认情况下，带有 IEEE 1588 PTP 设计的 F-Tile 以太网 英特尔 FPGA Hard IP 将目标 设置为 在模拟测试台中x0_y0_n0。在系统设计中，Tile x0_y0_n0 不存在或没有选定的 Tile，必须手动修改测试台中定义的 值。
注 2：
参数 LOG2_MRK 的默认值设置为 4，没有启用 IEEE 1588 PTP 和 FEC 的 F-Tile 以太网英特尔 FPGA Hard IP变体。
英特尔 Quartus Prime 专业版软件 v21.2 仅支持整个 F-Tile 的单 LOG2_MRK参数值。在处理需要不同 LOG2_MRK 值的 F-Tile 以太网英特尔 FPGA Hard IP多个实例的设计时，需要对捕获 F-Tile 以太网英特尔 FPGA Hard IP实例结果的每个 LOG2_MRK 值重复模拟，从而正确设置 LOG2_MRK 参数。
F-Tile 以太网英特尔 FPGA Hard IP具有错误 LOG2_MRK 参数值的实例将无法按预期运行。
注 3：
要仿真多瓦片系统设计，确保仅在启用了 IEEE 1588 PTP 和 FEC 的 F-Tile 以太网英特尔 FPGA Hard IP相关联的 Tile 上实施该变通办法的第 2 步和第 3 步。
此问题从英特尔® Quartus® Prime Pro Edition 软件版本 22.1 开始修复。