文章 ID: 000087495 内容类型: 错误讯息 上次审核日期: 2022 年 04 月 18 日

为什么使用具有 PTP 变体的 10GE-1 的 F-Tile 以太网 英特尔® FPGA Hard IP设计示例在使用自定义系统 PLL 频率时无法通过“支持逻辑生成”阶段？

环境

  • 英特尔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime Pro Edition 软件 v21.2 存在问题，F-Tile 以太网英特尔® FPGA Hard IP设计示例无法在英特尔 Quartus Prime 软件中跨“支持逻辑生成”阶段。

    使用启用 PTP 的 10GE-1 和自定义系统锁相环 （PLL） 频率（如 903.125 MHz）时发生以下错误消息：

    “错误 （21842）：解算器找不到解决方案”

    解决方法

    要解决英特尔® Quartus® Prime 专业版软件 v21.2 中的这一问题，在使用具有 PTP 版本的 10GE-1 时，选择 805.664062 MHz 的默认系统 PLL 频率。

     

    此问题从英特尔® Quartus® Prime Pro Edition 软件版本 22.1 开始修复。

    相关产品

    本文适用于 1 产品

    英特尔® Agilex™ 7 FPGA 和 SoC FPGA I 系列

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。