文章 ID: 000087348 内容类型: 错误讯息 上次审核日期: 2021 年 09 月 02 日

错误 （18496）：输出太靠近 PLL 时钟输入引脚

环境

  • 英特尔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    在编译针对MAX® 10 设备的设计时，您可能会看到此错误消息，该设备在 Quartus® Prime 软件版本 16.1 中没有引脚分配。

     

    解决方法

    要解决此问题，在分配编辑器中手动将受影响引脚的位置从 PLL 时钟输入引脚下分配。

    Quartus Prime 17.0 版解决了此问题。

    相关产品

    本文适用于 1 产品

    英特尔® MAX® 10 FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。