文章 ID: 000087212 内容类型: 错误讯息 上次审核日期: 2020 年 05 月 12 日

错误 (15744): ( 拓扑 != EHIP_4CH_PTP_FEC ) 在 英特尔® Quartus® Prime 软件版本 19.4 及更早版本中

环境

    英特尔® Quartus® Prime Pro Edition
    Stratix® 10 E-Tile 收发器原生 PHY
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

由于 英特尔® Quartus® Prime 软件 19.4 及更早版本中存在一个错误,如果在 英特尔 Stratix® 10 和Intel Agilex® 7 FPGA E-Tile 收发器设备中实例化两个面向以太网英特尔 FPGA IP的英特尔 E-Tile 硬 IP 副本,您可能会看到以下 英特尔® Quartus® Prime Fitter。

错误 (15653): 拟合器找不到以下原子的合法配置。更新任何过时的收发器 PHY IP 内核,纠正非法引脚分配,并重新编译您的设计。
错误 (15744): 在原子<路径>|alt_ehipc3_0|alt_ehipc3_hard_inst|EHIP_CORE.c3_ehip_core_inst'
错误 (15744):设置必须满足以下一个或多个条件:
错误 (15744): ( 拓扑 != EHIP_4CH_PTP_FEC )

当面向以太网的两个英特尔 E-Tile 硬 IP 配置为 100GbE 且启用 PTP 和 RSFEC,并且受限于相邻的 PTP 模块时,您可能会看到此错误。

例如:

  • 两个面向以太网的英特尔 E-Tile 硬 IP,配置为 100GbE,启用 PTP 和 RSFEC,仅限于使用 EHIP 位置 EHIP_CORE_0和 EHIP_CORE_1可能无法安装
  • 两个面向以太网的英特尔 E-Tile 硬 IP,配置为 100GbE,启用 PTP 和 RSFEC,受限于使用 EHIP 位置 EHIP_CORE_2和EHIP_CORE_3可能无法安装
  • 两个面向以太网的英特尔 E-Tile 硬 IP,配置为 100GbE,启用 PTP 和 RSFEC,限制为使用 EHIP 位置 EHIP_CORE_0和 EHIP_CORE_2
  • 两个面向以太网的英特尔 E-Tile 硬 IP,配置为 100GbE,启用 PTP 和 RSFEC,限制为使用 EHIP 位置 EHIP_CORE_1和 EHIP_CORE_3
解决方法

此问题已在英特尔® Quartus® Prime 软件版本 20.1 及更高版本中修复。

相关产品

本文适用于 2 产品

英特尔® Stratix® 10 FPGA 和 SoC FPGA
英特尔® Agilex™ 7 FPGA 和 SoC FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。