在编译英特尔® Stratix®10 个FPGA设计时,您可能会在英特尔® Quartus® Prime 专业版软件版本 17.1 及更早版本中遇到此错误,这些设计包含在设计中没有物理连接到这些引脚的收发器相关引脚的引脚位置分配的 10 个FPGA设计。
为了避免此错误,可以将这些引脚连接到设计中的收发器实例,或删除引脚位置分配。
此问题计划在英特尔 Quartus Prime 专业版软件的未来发行版中得到解决。
在编译英特尔® Stratix®10 个FPGA设计时,您可能会在英特尔® Quartus® Prime 专业版软件版本 17.1 及更早版本中遇到此错误,这些设计包含在设计中没有物理连接到这些引脚的收发器相关引脚的引脚位置分配的 10 个FPGA设计。
为了避免此错误,可以将这些引脚连接到设计中的收发器实例,或删除引脚位置分配。
此问题计划在英特尔 Quartus Prime 专业版软件的未来发行版中得到解决。
1
在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。
本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。