文章 ID: 000087134 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

顶级接口缺少 40-100GbE MAC 和 PHY IP 内核 MegaCore 功能rx_recovered_clk信号

环境

    英特尔® Quartus® II 订阅版
BUILT IN - ARTICLE INTRO SECOND COMPONENT

关键问题

说明

如果您在 40-100GbE 中打开同步以太网支持 使用 Enable SyncE 支持 参数的参数编辑器, IP 内核配置了两个输入参考时钟(一个参考) RX CDR PLL 时钟和 TX PLL 的一个参考时钟。 此外,RX 恢复时钟应为 IP 内核外部 信号。但是,RX 恢复时钟信号在 IP 内核的顶级。

解决方法

此问题没有变通办法。

此问题在 40 和 100-Gbps 版本 14.0 中修复 以太网 MAC 和 PHY MegaCore 功能。

相关产品

本文适用于 1 产品

英特尔® 可编程设备

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。