关键问题
Quartus® II 软件支持 reg
和 logic
SystemVerilog
关键字(以及对于 reg
Verilog),仅表示
寄存器的上电值。 reg
并且 logic
是
不为其他目的提供支持 (例如,将一个值传递到
其他层次结构)。
在非表明 A 的上电值以外的上下文中
注册,使用 wire
。如欲了解更多信息,请参阅 建议
Quartus 第 1 卷中的 HDL 编码 风格
II 手册。
关键问题
Quartus® II 软件支持 reg
和 logic
SystemVerilog
关键字(以及对于 reg
Verilog),仅表示
寄存器的上电值。 reg
并且 logic
是
不为其他目的提供支持 (例如,将一个值传递到
其他层次结构)。
在非表明 A 的上电值以外的上下文中
注册,使用 wire
。如欲了解更多信息,请参阅 建议
Quartus 第 1 卷中的 HDL 编码 风格
II 手册。
1
在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。
本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。