为了避免此问题,将输出网络列表的格式更改为 Verilog HDL 或 VHDL。
要更改输出格式,请转到 Quartus II 菜单中的 分配 ,然后选择 设置 。选择 EDA 工具设置 并选择 仿真。 选择Verilog HDL 或 VHDL 输出格式,而不是 SystemVerilog HDL。
此问题计划在 Quartus II Web 版软件的未来版本中解决。
为了避免此问题,将输出网络列表的格式更改为 Verilog HDL 或 VHDL。
要更改输出格式,请转到 Quartus II 菜单中的 分配 ,然后选择 设置 。选择 EDA 工具设置 并选择 仿真。 选择Verilog HDL 或 VHDL 输出格式,而不是 SystemVerilog HDL。
此问题计划在 Quartus II Web 版软件的未来版本中解决。
1
在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。
本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。