关键问题
在模拟 VHDL 模拟模型时可能会看到此错误,使之双倍 Mentor Modelsim 或 Aldec Riviera-PRO 中的精确ALTERA_FP_MATRIX_MULT IP 软件。
要解决此问题,使用 Verilog HDL 模拟模型,或选择 生成 VHDL 仿真时,可进行混合语言模拟 模型。
关键问题
在模拟 VHDL 模拟模型时可能会看到此错误,使之双倍 Mentor Modelsim 或 Aldec Riviera-PRO 中的精确ALTERA_FP_MATRIX_MULT IP 软件。
要解决此问题,使用 Verilog HDL 模拟模型,或选择 生成 VHDL 仿真时,可进行混合语言模拟 模型。
1
在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。
本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。