文章 ID: 000087038 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

用于 PCI Express IP 内核Stratix V 硬核的不经常主机重播定时器超时

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    可能会发生不常见的主机重播定时器超时,因为 适用于 PCI Express IP 内核的 Stratix V 硬核 IP 会频繁跳过 ACK DLLP 给定接收的数据包的传输。此问题仅发生 当面向 PCI Express IP 内核的 Stratix V 硬核 IP 收到时 数据包之间的独立数据包流存在很大的时间延迟。 在接收到连续的流时,不会发生此问题 包。

    此问题不影响功能,因为重放 定时器机制可确保数据重传。此问题不包含 影响吞吐量,因为它经常发生。

    解决方法

    没有可用的变通办法。

    相关产品

    本文适用于 2 产品

    Stratix® V FPGA
    Arria® V FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。