说明
在 Quartus® II 软件版本 14.1 中使用英特尔® Arria® 10 FPGA 四分之一速率 DDR4 控制器时，您可能会发现向不同银行组使用 CAS_n到CAS_n 的命令延迟不符合英特尔 Arria 10 DDR4 控制器英特尔® FPGA IP GUI 中的 tCCD_S 参数设置。例如，您可以在 GUI 中将 tCCD_S 设置为 4，但模拟波形显示 8。这会导致连续读写交易之间的差距。
解决方法
作为一种变通办法，您可以更改以下参数：
从：
.SEC_HMC_CFG_RD_TO_RD_DIFF_BG （2），
.PRI_HMC_CFG_RD_TO_RD_DIFF_BG （2），
.SEC_HMC_CFG_WR_TO_WR_DIFF_BG （2），
.PRI_HMC_CFG_WR_TO_WR_DIFF_BG （2），
自：
.SEC_HMC_CFG_RD_TO_RD_DIFF_BG （1），
.PRI_HMC_CFG_RD_TO_RD_DIFF_BG （1），
.SEC_HMC_CFG_WR_TO_WR_DIFF_BG （1），
.PRI_HMC_CFG_WR_TO_WR_DIFF_BG （1），
这些参数位于以下文件中，用于合成或模拟目的：
- /emif__example_design/sim/altera_emif_/sim/ed_sim_altera_emif__*.v
- /emif__example_design/qii/altera_emif_/synth/ed_synth_altera_emif__*.v
- //altera_emif_/synth/_altera_emif__*.v
- //altera_emif_/sim/_altera_emif__*.v
此问题计划在 Quartus II 软件的未来版本中解决。