文章 ID: 000086982 内容类型: 错误讯息 上次审核日期: 2021 年 08 月 28 日

关键警告:_p0_pin_map.tcl:找不到引脚的 PLL 时钟

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    对于Arria® V 和 Cyclone® V 硬内存控制器 (HMC) 设计,如果 MPFE 时钟(mp_cmd_clk_0_clk、mp_rfifo_clk_0_clk、mp_wfifo_clk_0_clk)由独立的 PLL 生成,而不是 HMC PLL,您将看到以下关键警告:

    关键警告:_p0_pin_map.tcl:找不到用于引脚的   PLL 时钟

    警告:_p0_pin_map.tcl:无法找到所有驱动程序内核 CK 引脚

    解决方法

    您需要采用以下解决方法:

    第 1 步) 打开 _p0_pin_map.tcl 文件并更改 

    如果 {[get_collection_size [get_registers -nowarn (driver_core_ck_pins)]]> 0} {



    如果 {[string 对比 -nocase (driver_core_ck_pins)"]!= 0&[get_collection_size [get_registers-nowarn (driver_core_ck_pins)]]> 0} {

    步骤 2)在 _p0.sdc 文件中,将pll_driver_core_clock更改为驱动 MPFE 时钟输入的时钟(mp_cmd_clk_0_clk、mp_rfifo_clk_0_clk、mp_wfifo_clk_0_clk)。

    此问题将在 Quartus® II 软件的未来发行版中解决。

     

    相关产品

    本文适用于 10 产品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Arria® V GX FPGA
    Arria® V SX SoC FPGA
    Arria® V GT FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Cyclone® V E FPGA
    Cyclone® V SE SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。