文章 ID: 000086981 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

Stratix 启用多个数据包时,面向 PCI Express IP 内核的 V Avalon-MM 硬核 IP

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    在 Quartus® II 软件的版本 12.0 中,如果您启用 了多个软件 PCI Express Stratix V 硬核 IP 中每个周期的数据包 IP 内核 GUI,以下顶级端口从一位更改为 2 位: rx_st_valid rx_st_errtx_st_valid 并且 tx_st_err . 每个两位矢量的位 1 适用于数据的前两个 Q 字。每个矢量的位 0 适用 到较低的两个数据字。 Stratix V 硬核 IP 对于 PCI Express 用户指南 ,将这些端口定义为一个 位。

    解决方法

    此问题在 Quartus II 的版本 12.0 SP1 中解决 软件。。

    相关产品

    本文适用于 1 产品

    Stratix® V FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。